AMD表示，七年前决定放弃单片数据中心芯片，转而采用小芯片架构，帮助全球每年减少了数万吨温室气体 (GHG) 排放。
“通过避免制造晶圆，使用八个独立计算芯片而不是一个单芯片生产第四代 Epyc CPU，到 2023 年可减少约 50,000 公吨 CO2排放，大约与 2022 年运营时 CO2排放足迹相同”，AMD 企业责任总监贾斯汀·穆里尔 (Justin Murrill) 周一表示。
需要明确的是，这些温室气体减排量是假设的;这是使用 AMD 自己的方法在信封背面计算出的估计值，而不是直接测量的。不管怎样，自从 Opteron 在 2017 年初停产以来，AMD 就没有生产过单片数据中心处理器。相反，这整个思想实验似乎是 AMD 设计的，旨在展示单片设计(如英特尔和 Nvidia 使用的设计)是多么低效和浪费。与 AMD 的模块化产品进行比较。
这里的核心主张并不是 AMD 的小芯片架构比英特尔或 Nvidia 的更高效。相反，House of Zen 的论点完全基于大芯片与小芯片的收益率。
“芯片面积越小，每个晶圆上可以生产的芯片就越多，任何一个芯片上出现缺陷的可能性就越低。因此，每个晶圆上的好芯片的数量和良品率都会上升，浪费的成本、原材料、能源、排放和水都会减少，”AMD 的穆里尔在这里解释道。
换句话说，大芯片很容易出现缺陷，从而导致大量硅的浪费。
对于前沿工艺节点来说尤其如此，这些节点在启动时往往会遇到更高的缺陷率，并随着工艺变得更加成熟而改善。这就是为什么我们通常会看到较小的片上系统(例如手机、平板电脑和笔记本电脑中的系统片上系统)在较大的数据中心芯片之前采用领先的工艺节点。
正如我们之前讨论的，AMD 是最早采用小芯片架构的公司之一，于 2017 年推出了第一代Epyc 处理器。AMD 没有构建一个昂贵的大型芯片，而是将多个较小的芯片缝合在一起，这些芯片现在称为核心复杂芯片( CCD)，使用高速互连结构，使它们能够作为单个芯片运行。
在罗马和米兰一代中，这些设计采用了多达八个 CCD 和一个负责内存、外围设备和其他功能的中央 I/O 芯片。除了允许 AMD 模块化地扩展芯片的计算密度、根据核心数量需求添加更多 CCD 之外，它还允许企业为每个芯片使用最佳的工艺技术。
从代号为 Genoa 的 AMD 第四代 Epyc 处理器开始，它转向采用 6 纳米 I/O 芯片和多达十几个 5 纳米 CCD 的 N-1 方法。如果您想知道为什么 Murrill 的示例特别强调了 8 个计算小芯片，我们被告知这是因为与 I/O 芯片结合使用时，其硅表面积与大型单片芯片大致相同。
如今，小芯片和/或多芯片组装并不是 AMD 所独有的。英特尔和其他公司已经认识到了它的优势，并越来越多地在自己的设计中采用它。
在第一代 Epyc 首次推出时，英特尔最初将AMD 的方法视为一堆“粘合在一起”的桌面芯片，之后英特尔对该技术特别看好。然而，直到 2023 年，英特尔拖延已久的 Sapphire Rapids Xeons 才会上市，其首款基于小芯片的处理器才会上市。
英特尔的小芯片架构后来扩展到 x86 巨头的移动产品线，并于 12 月推出了代号为 Meteor Lake 的 Core Ultra 部件。与此同时，Ampere、Amazon Web Services、Apple 和 Nvidia 在其产品中采用了某种形式的多芯片架构。
但是，虽然多芯片架构变得越来越普遍，但小芯片本身并不总是更小，因此不一定受益于成品率的提高。英特尔的第 5 代 Emerald Rapids Xeon、Gaudi3 加速器和 Nvidia 的 Blackwell GPU 仍在使用大型且通常受到十字线限制的芯片。
造成这种情况的原因有几个。一方面，将多个小芯片缝合在一起所需的先进封装技术和互连结构增加了复杂性。更少的小芯片意味着更少的互连桥，因此复杂性更低，性能可能更好。您会看到，每次数据从一个小芯片移动到另一个小芯片时，与单片芯片相比，都会产生性能和/或延迟损失。
AMD 则似乎已经通过其 Instinct MI300 系列芯片解决了后者问题，该芯片结合使用 2.5D 和 3D 封装，将 GPU 和 CPU 堆叠在 I/O 芯片之上，能够与每个芯片进行通信。小芯片的速度高达 2.1TB/s。
将如此多的芯片拼接在一起所带来的额外复杂性和成本是否超过使用较小小芯片所提高的良率，我们将不得不拭目以待。
标签：